[前へ戻る]
   

 授業科目
 Course Title
電子回路特論
Electronic Circuits
 担当者
 Instructor
教授   島 健  後学期 月曜日4時限
 単 位
 Credit
2

到達目標 Target to be Reached
 本講義の到達目標は、受講生が、アナログCMOS集積回路でよく知られているいくつかの典型的な回路構成について理解を深めることにより、それらを組み合わせて構成される演算増幅器に関する深い洞察力を身につけることにある。
 また、電気電子情報工学専攻博士前期課程のカリキュラムポリシーに従い、電子工学系科目についても専門的知識を体系的に身につけることができるようカリキュラムを編成しており、本講義はその中でも電子回路領域の知識を学ぶことを役割としており、本講義の履修に先立ち、回路学特論の講義を履修していることが望ましい。
 
授業内容 Course Content
 集積回路内の電子回路は、ディジタル電子回路とアナログ電子回路に分類され、設計方法もそれぞれ異なる。ディジタル回路は、計算機のプログラム作成と同様の手法で設計が進めることができるのに対して、アナログ電子回路は、対象とする電子機器ごとに与えられる仕様を満たすことが必要であり、電子機器全体の動作を理解し考えながら設計が進められる。アナログ回路には碁の定石のような、先人が考案したさまざまな基本的な回路があり、それらを組み合わせたり、新しい回路構成を考案することで、仕様を満足する回路となる。新しい回路、すなわち新しい定石の研究は現在も進められている。電子回路特論では、公知の様々な定石とその働きについて理解を深め、さらにそれらを組み合わせた演算増幅器について輪講形式で講義を行う。
 
授業計画 Course Planning
 電子回路特論ではNMOSおよびCMOS演算増幅器について以下の事項を学ぶ。予習については、毎週講義予定に記載されている教科書の該当する章や節について、技術用語について調べ、不明な点を明確にしておくこと。復習については、講義内容の理解を深める課題を課す。
 
 1.シラバス記載事項について確認する。演算増幅器の非理想性
 2.バイアス回路の役割
 3.バイアス回路の設計
 4.利得段回路の構成
 5.利得段回路の小信号等価回路による回路特性の計算
 6.ソースフォロワー回路と役割
 7.出力段バッファー回路と役割
 8.NMOSおよびCMOS差動増幅回路
 9.素子モデルに寄生容量を考慮した小信号解析
10.演算増幅回路の安定性解析
11.演算増幅器の位相補償
12.チャネル雑音を考慮した演算増幅器の設計
13.システムオフセットを低減する演算増幅器の設計
13.利得、帯域幅、スルーレート等、仮想仕様を定める
14.システムオフセットを低減する演算増幅器設計
15.計算機シミュレーションにより演算増幅器の各トランジスタサイズを定める設計

 
授業運営 Course Management
 授業はこの分野で定本とされる書籍の一章の前半を輪講形式で進める。理解を深めるため、章末の演習問題を利用する。
 
評価方法 Evaluation Method
 授業を進めていく過程でアナログ回路設計に関する理解がどの程度深まっているかで評価する。
 
オフィスアワー Office Hour (s)
 火曜日4時限。23号館614号室(内線3802)。メールによる質問は随時受け付ける。
Email: shima@kanagawa-u.ac.jp

 
使用書 Textbook (s)
R.GregorianG.C.Temes,Analog MOS Integrated Circuits for Signal Processing,1,John Wiley & Sons,(Wiley Series on Filters),1986


 
 
 
[前へ戻る]