[前へ戻る]
   

 授業科目
 Course Title
電子回路特論
Electronic Circuits
 担当者
 Instructor
教授   島 健  後学期 火曜日2時限
 単 位
 Credit
2

到達目標 Target to be Reached
 本講義の到達目標は、アナログCMOS集積回路でよく知られているいくつかの回路構成とその働きについて理解を深め、それらを組み合わせて簡単な演算増幅器を設計できるような知識を修得することにある。
 
授業内容 Course Content
 集積回路内の電子回路は、ディジタル電子回路とアナログ電子回路に分類され、設計方法もそれぞれ異なる。ディジタル回路は、HDLと呼ばれるハードウェア記述言語などにより、計算機のプログラム作成と同様の手法で設計が進められるのに対して、アナログ電子回路では、対象とする電子機器ごとに異なる仕様を満たすべく設計が行われ、AHDLと呼ばれるアナログハードウェア記述言語の研究も進められてはいるが、動作を理解し考えながら回路を設計していく伝統的手法が今でも行われている。アナログ回路には碁の定石のような、先人が考案したさまざまな基本的な回路があり、それらを組み合わせてことで、仕様を満足する回路の設計が行われる。新しい定石の研究は現在も進められているが、電子回路特論の授業では、よく知られた定石とその働きについて理解を深め、それらを組み合わせて簡単なNMOSおよびCMOS演算増幅器を設計できるようにする。
 
授業計画 Course Planning
 電子回路特論ではNMOSおよびCMOS演算増幅器について以下の事項を学ぶ。
 
 1.演算増幅器の非理想性
 2.バイアス回路の役割
 3.バイアス回路の設計
 4.利得段回路の構成
 5.利得段回路の小信号等価回路による回路特性の計算
 6.ソースフォロワー回路と役割
 7.出力段バッファー回路と役割
 8.NMOSおよびCMOS差動増幅回路
 9.素子モデルに寄生容量を考慮した小信号解析
10.演算増幅回路の安定性解析
11.演算増幅器の位相補償
12.チャネル雑音を考慮した演算増幅器の設計
13.システムオフセットを低減する演算増幅器の設計
13.利得、帯域幅、スルーレート等、仮想仕様を定める
14.システムオフセットを低減する演算増幅器設計
15.計算機シミュレーションにより演算増幅器の各トランジスタサイズを定める設計

 
授業運営 Course Management
 授業はこの分野で定本とされる書籍の一章の前半を輪講形式で進める。理解を深めるため、章末の演習問題を利用する。
 
評価方法 Evaluation Method
 授業を進めていく過程でアナログ回路設計に関する理解がどの程度深まっているかで評価する。
 
オフィスアワー Office Hour (s)
 居室は23-614。火曜日4時限。名札が白のときはいつでも質問や討論を受け付けるが、できればあらかじめメールにて確認のこと。
 Email: shima@kanagawa-u.ac.jp
 
使用書 Textbook (s)
R.GregorianG.C.Temes,Analog MOS Integrated Circuits for Signal Processing,1,John Wiley & Sons,(Wiley Series on Filters),1986


 
 
 
[前へ戻る]